技術(shù)領(lǐng)域

本發(fā)明涉及稱為復(fù)雜半導(dǎo)體器件(諸如具有高擊穿電壓的溝槽柵極類型功率IC)的半導(dǎo)體器件及制造其的方法，其中該復(fù)雜半導(dǎo)體器件中垂直溝槽MOS柵極類型半導(dǎo)體元件和用于保護(hù)和控制的半導(dǎo)體元件被形成于同一半導(dǎo)體襯底上。

背景技術(shù)：

已提出垂直溝槽MOS柵極類型半導(dǎo)體元件，其中柵極區(qū)被設(shè)置在溝槽中以便減小具有小面積的MOS類型半導(dǎo)體元件的電阻。圖3是例示一般垂直溝槽柵極MOS類型半導(dǎo)體元件及其結(jié)邊緣終止區(qū)的主要部分的橫截面視圖。在圖3中例示的半導(dǎo)體元件中，結(jié)邊緣終止區(qū)69的擊穿電壓必須高于活躍區(qū)的擊穿電壓，以使得由雪崩擊穿導(dǎo)致的電流流入活躍區(qū)68。

因此，具有比p型基極區(qū)55的濃度低的濃度的p-擴(kuò)散區(qū)54被設(shè)置在結(jié)邊緣終止區(qū)69中。由此，當(dāng)施加截止電壓時(shí)，耗盡層很可能從活躍區(qū)68延伸至結(jié)邊緣終止區(qū)69。因此，結(jié)邊緣終止區(qū)區(qū)域69的最大場(chǎng)強(qiáng)被充分減小且結(jié)邊緣終止區(qū)69的擊穿電壓增加。結(jié)果，溝槽柵極MOS類型半導(dǎo)體元件的整體擊穿電壓由p型基極區(qū)結(jié)或歸因于溝槽柵極的底部的電場(chǎng)濃度的擊穿來(lái)決定。

此外，已提出被稱為帶有保護(hù)功能的絕緣柵極半導(dǎo)體器件的復(fù)雜半導(dǎo)體器件(其中圖2的橫截面視圖中例示的用于保護(hù)的橫向半導(dǎo)體元件被形成于同一半導(dǎo)體襯底上)，以便以低成本來(lái)改進(jìn)圖3中所例示的用作輸出級(jí)元件的溝槽柵極MOS類型半導(dǎo)體元件的擊穿電壓可靠性或擊穿電阻(專利文獻(xiàn)1)。

圖2是例示用于控制的一般橫向平面MOS類型半導(dǎo)體元件的橫截面視圖。圖2中所例示的保護(hù)性半導(dǎo)體元件包括橫向n溝道MOSFET，該橫向n溝道MOSFET被設(shè)置在被阱結(jié)40分隔開的p-阱擴(kuò)散區(qū)35中。

在圖2和3中所例示的半導(dǎo)體元件的復(fù)雜半導(dǎo)體器件中，包括n+襯底(對(duì)應(yīng)于圖2中的附圖標(biāo)記32以及圖3中的附圖標(biāo)記52)和設(shè)置在該n+襯底上的n-外延層(對(duì)應(yīng)于圖2中的附圖標(biāo)記33和圖3中的附圖標(biāo)記53)的公共半導(dǎo)體襯底包括保護(hù)性橫向半導(dǎo)體元件和垂直MOSFET(MOS場(chǎng)效應(yīng)晶體管)的活躍區(qū)(對(duì)應(yīng)于圖2中的附圖標(biāo)記48以及圖3中的附圖標(biāo)記68)以及圍繞這些活躍區(qū)的結(jié)邊緣終止區(qū)(對(duì)應(yīng)于圖2中的附圖標(biāo)記49以及圖3中的附圖標(biāo)記69)。

在復(fù)雜半導(dǎo)體設(shè)備中，施加到為輸出級(jí)元件的垂直MOSFET的截止電壓被同時(shí)施加到輸出級(jí)元件和圖2中所例示的保護(hù)性半導(dǎo)體元件的阱結(jié)40。因此，圖3中所例示的垂直MOSFET的活躍區(qū)68和圖2中所例示的保護(hù)性半導(dǎo)體元件的阱結(jié)40(即，p-阱擴(kuò)散區(qū)35與n-外延層33)兩者必須具有用于截止電壓的有效擊穿電壓。

在圖2中所例示的保護(hù)性半導(dǎo)體元件中，橫向n溝道MOSFET被形成于由阱結(jié)40分隔開的阱擴(kuò)散區(qū)中。阱結(jié)40的擊穿電壓是例如50V。此外，在以下描述中，出于方便起見，50V或更小的擊穿電壓被稱為低擊穿電壓，而高于50V的擊穿電壓被稱為高擊穿電壓。

圖2中例示的保護(hù)性半導(dǎo)體元件的活躍區(qū)48包括柵極氧化層37、柵極電極36、漏極區(qū)域38a、源極區(qū)域38b、形成p-阱擴(kuò)散區(qū)35的一部分的p型基極區(qū)和基極接觸區(qū)39、以及與每個(gè)區(qū)的表面形成接觸的漏極電極12、源極電極13、和基極電極14。另外，結(jié)邊緣終止區(qū)49包括LOCOS氧化層41以便防止阱結(jié)40的擊穿電壓的減小。

另一方面，圖3中所例示的垂直溝槽MOS柵極類型半導(dǎo)體元件部分包括連接至n+源極區(qū)58的源極電極65，p型基極區(qū)55、以及設(shè)置在半導(dǎo)體襯底的主表面上的p+接觸區(qū)60，和在背側(cè)在漏極區(qū)中與n+襯底52形成接觸的漏極電極51。柵極電極56通過在溝槽中填充多晶硅來(lái)形成(其間插入有柵極氧化層57)，并且通過柵極電極線(未示出)被連接至襯底的表面上的柵極電極焊點(diǎn)。包括例如p型基極區(qū)55、柵極電極56、柵極氧化層57、n+源極區(qū)58、以及具有高雜質(zhì)濃度的p+接觸區(qū)的結(jié)構(gòu)被稱為溝槽MOS柵極結(jié)構(gòu)。

圍繞活躍區(qū)68的結(jié)邊緣終止區(qū)69包括LOCOS氧化層61和具有電場(chǎng)減小功能的p-擴(kuò)散區(qū)54，并且被設(shè)置成使其擊穿電壓高于p型基極區(qū)55與n-外延層53之間的主結(jié)的擊穿電壓。在結(jié)邊緣終止區(qū)69中，由于結(jié)并非是平坦的，因此通過應(yīng)用截止電壓而生成的最大場(chǎng)強(qiáng)很可能集中在狹窄區(qū)上，并且元件擊穿很可能發(fā)生。因此，需要具有電場(chǎng)減小功能的p-擴(kuò)散區(qū)54，以便防止歸因于擊穿電壓的減小的電流集中。

在圖3中所示的垂直溝槽柵極MOSFET元件中，與平面柵極MOSFET相比，溝槽柵極結(jié)構(gòu)使其可能改進(jìn)溝道密度并減小截止電阻。因此，溝槽柵極結(jié)構(gòu)被施加到功率IC，該功率IC包括垂直MOSFET并且具有大約50V至100V的相關(guān)電壓，或者具有高于額定電壓的高擊穿電壓玻璃。

由此，當(dāng)擊穿電壓增至50V或更大時(shí)，在施加截止電壓時(shí)在僅包括LOCOS氧化層61的結(jié)邊緣終止區(qū)中擴(kuò)展的耗盡層中，電場(chǎng)未被充分減小，并且在結(jié)邊緣終止區(qū)中，擊穿電壓很可能將被減小。因此，除LOCOS氧化層61之外還設(shè)置以上所描述的p-擴(kuò)散區(qū)，這使得可減小電場(chǎng)并防止擊穿電壓的減小。

圖5例示根據(jù)相關(guān)技術(shù)的垂直溝槽柵極MOS類型半導(dǎo)體元件的主要部分及其結(jié)邊緣終止區(qū)的橫截面視圖。圖5例示了具有高擊穿電壓的垂直溝槽柵極MOS類型半導(dǎo)體元件的較佳示例。如圖5中所例示的，已提出一種元件，該元件不包括以上所提及的保護(hù)性半導(dǎo)體元件，而包括具有垂直溝槽柵極MOS結(jié)構(gòu)的活躍區(qū)68和結(jié)邊緣終止區(qū)69(該結(jié)邊緣終止區(qū)69被布置成圍繞活躍區(qū)68的外周)，并且包括用于減小電場(chǎng)的p--RESURF(減小的表面電場(chǎng))區(qū)70(例如，參看以下專利文獻(xiàn)2)。

在諸如通過整合保護(hù)性半導(dǎo)體元件和垂直溝槽柵極MOS類型半導(dǎo)體元件形成的溝槽柵極功率IC之類的復(fù)雜半導(dǎo)體器件中，出于與以上所描述的相同的原因，結(jié)邊緣終止區(qū)69必須被配置成使得其擊穿電壓高于主結(jié)擊穿電壓，以便減小垂直溝槽柵極MOS類型半導(dǎo)體元件的截止電阻以及防止擊穿電壓的減小。為了滿足需求，除與圖3中所例示的p-擴(kuò)散區(qū)54相同的區(qū)之外，將電場(chǎng)減小機(jī)構(gòu)(諸如多晶硅膜場(chǎng)板67或金屬膜場(chǎng)板66)添加到結(jié)邊緣終止區(qū)69是有效的。另外，在涉及以上所提及的溝槽柵極類型功率IC的專利文獻(xiàn)2中，被設(shè)置以便減小結(jié)邊緣終止區(qū)中的電場(chǎng)的p--RESURF區(qū)70是具有已知RESURF效果的區(qū)，即，具有通過充分耗盡基本上整個(gè)p--RESURF區(qū)70使得其表面不被完全耗盡而減小場(chǎng)強(qiáng)的效果的區(qū)。

引用列表

專利文獻(xiàn)

專利文獻(xiàn)1：JP2003-264289A(段落0002)

專利文獻(xiàn)2：JP2009-105,268A(圖2)

技術(shù)實(shí)現(xiàn)要素：

技術(shù)問題

然而，必須添加一種用于形成具有低雜質(zhì)濃度的p--RESURF區(qū)的工藝，以便無(wú)需任何改變地應(yīng)用具有低雜質(zhì)濃度的p--RESURF區(qū)70，該具有低雜質(zhì)濃度的p--RESURF區(qū)70滿足對(duì)復(fù)雜半導(dǎo)體器件(諸如溝槽柵極類型功率IC)的RESURF效應(yīng)的條件。在此情形中，工藝成本增加，這導(dǎo)致成本的增加。

當(dāng)滿足RESURF效應(yīng)的具有低雜質(zhì)濃度的p--RESURF區(qū)被用在終止擊穿電壓結(jié)構(gòu)中時(shí)，場(chǎng)強(qiáng)分布很可能因外部電荷在靠近襯底的表面的結(jié)的端部的鄰近區(qū)中的影響而隨時(shí)間改變。其結(jié)果是，擊穿電壓的可靠性降低。

鑒于以上提及的問題以提出本發(fā)明，并且本發(fā)明的目的在于提供一種半導(dǎo)體器件以及制造其的方法，該半導(dǎo)體器件可減小導(dǎo)通電阻并改進(jìn)擊穿電壓和擊穿電阻的可靠性，而無(wú)需添加新的制造工藝，并且可以低成本制造，而不會(huì)有成本的增加。

問題的解決方案

為了解決問題和達(dá)成目的，根據(jù)本發(fā)明的半導(dǎo)體器件包括：主漏極區(qū)，其為第一導(dǎo)電類型并且形成于第一導(dǎo)電類型的半導(dǎo)體襯底的第一主表面上；垂直溝槽MOS柵極類型半導(dǎo)體元件部分，包括基極區(qū)，該基極區(qū)為第二導(dǎo)電類型且選擇性地形成于半導(dǎo)體襯底的第二主表面上，主源極區(qū)，該主源極區(qū)為第一導(dǎo)電類型且選擇性地形成于基極區(qū)的表面上，溝槽，該溝槽從基極區(qū)的表面穿過基極區(qū)和主源極區(qū)延伸至半導(dǎo)體襯底，以及溝槽MOS柵極，該溝槽MOS柵極包括設(shè)置在溝槽中的柵極電極，且其間插入有第一絕緣薄膜，第一絕緣薄膜是絕緣薄膜；毗鄰垂直溝槽MOS柵極類型半導(dǎo)體元件部分的用于控制的半導(dǎo)體元件部分，其具有元件隔離區(qū)，該元件隔離區(qū)包括形成于半導(dǎo)體襯底的第二主表面上并且比插入其間的第一絕緣薄膜厚的第二絕緣薄膜，該用于控制的半導(dǎo)體元件部分包括：阱擴(kuò)散區(qū)，該阱擴(kuò)散區(qū)為第二導(dǎo)電類型且在半導(dǎo)體襯底的第二主表面上與半導(dǎo)體襯底形成pn結(jié)，用于控制的柵極電極，該用于控制的柵極電極形成于阱擴(kuò)散區(qū)的表面上且其間插入有比第二絕緣薄膜薄的第三絕緣薄膜，以及第一導(dǎo)電類型的控制漏極區(qū)和第一導(dǎo)電類型的控制源極區(qū)，它們被設(shè)置在阱擴(kuò)散區(qū)的所述表面上且之間插入有控制柵極電極，并且控制垂直溝槽MOS柵極類型半導(dǎo)體元件部分；以及結(jié)邊緣終止區(qū)，該結(jié)邊緣終止區(qū)包括設(shè)置在半導(dǎo)體襯底的第二主表面上的第二絕緣薄膜并且圍繞所述垂直溝槽MOS柵極類型半導(dǎo)體元件或者圍繞垂直溝槽MOS柵極類型半導(dǎo)體元件部分和用于控制的半導(dǎo)體元件部分兩者。結(jié)邊緣終止區(qū)包括第二絕緣薄膜，為第二導(dǎo)電類型且在垂直溝槽MOS柵極類型半導(dǎo)體元件部分的端部處與溝槽形成接觸的維持區(qū)，以及為第二半導(dǎo)體類型且被設(shè)置成與維持區(qū)的外側(cè)形成接觸的第一區(qū)。第一區(qū)具有比基極區(qū)的結(jié)深度更大的結(jié)深度，并且具有低雜質(zhì)濃度。維持區(qū)具有比第一區(qū)的結(jié)深度更小的結(jié)深度，并且具有高雜質(zhì)濃度。阱擴(kuò)散區(qū)具有比基極區(qū)和維持區(qū)的結(jié)深度更大的結(jié)深度，并且具有低雜質(zhì)濃度。結(jié)邊緣終止區(qū)和阱擴(kuò)散區(qū)的雪崩擊穿電壓高于垂直溝槽MOS柵極類型半導(dǎo)體元件部分的雪崩擊穿電壓。

此外，在根據(jù)本發(fā)明的半導(dǎo)體器件中，結(jié)邊緣終止區(qū)域可包括設(shè)置在所述第二絕緣薄膜上的場(chǎng)板。在根據(jù)本發(fā)明的半導(dǎo)體器件中，垂直溝槽MOS柵極類型半導(dǎo)體元件可以為包括集電極層的IGBT，集電極層為第二導(dǎo)電類型且在第一主表面的側(cè)面上與主漏極區(qū)形成接觸。

一種根據(jù)本發(fā)明的制造半導(dǎo)體器件的方法包括：同時(shí)形成半導(dǎo)體器件中所包括的第一區(qū)和阱擴(kuò)散區(qū)。在根據(jù)本發(fā)明的制造半導(dǎo)體器件的方法中，可同時(shí)形成半導(dǎo)體器件中所包括的維持區(qū)和基極區(qū)。

本發(fā)明的有益效果

根據(jù)本發(fā)明，可提供一種半導(dǎo)體器件以及制造其的方法，該半導(dǎo)體器件可減小導(dǎo)通電阻并改進(jìn)擊穿電壓和擊穿電阻的可靠性，而無(wú)需添加新的制造工藝，并且可以低成本制造，而不會(huì)有成本的增加。

附圖說明

圖1是例示根據(jù)本發(fā)明的半導(dǎo)體器件的第一實(shí)施例的垂直溝槽柵極類型功率IC的主要部分的橫截面視圖。

圖2是例示用于控制的一般橫向平面MOS類型半導(dǎo)體元件的橫截面視圖。

圖3是例示一般垂直溝槽柵極MOS類型半導(dǎo)體元件及其結(jié)邊緣終止區(qū)的主要部分的橫截面視圖。

圖4是例示根據(jù)本發(fā)明的半導(dǎo)體器件的第五實(shí)施例的另一半導(dǎo)體器件的主要部分的橫截面視圖。

圖5是例示根據(jù)相關(guān)技術(shù)的垂直溝槽柵極MOS類型半導(dǎo)體元件及其結(jié)邊緣終止區(qū)的主要部分的橫截面視圖。

圖6是例示根據(jù)本發(fā)明的半導(dǎo)體器件的第一實(shí)施例的垂直溝槽柵極類型功率IC的平面視圖。

圖7是例示根據(jù)本發(fā)明的半導(dǎo)體器件的第四實(shí)施例的垂直溝槽柵極類型功率IC的修改的平面視圖。

圖8是例示根據(jù)本發(fā)明的半導(dǎo)體器件的第二實(shí)施例的垂直溝槽柵極類型功率IC的修改的主要部分的橫截面視圖。

圖9是例示根據(jù)本發(fā)明的半導(dǎo)體器件的第三實(shí)施例的垂直溝槽柵極類型功率IC的修改的主要部分的橫截面視圖。

具體實(shí)施方式

在下文中，將參考附圖詳細(xì)描述根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體器件及其制造方法。本發(fā)明不限于以下實(shí)施例，只要不背離本發(fā)明的精神及其范圍。另外，在說明書中，“擊穿電壓”表示在高電壓被施加到截止?fàn)顟B(tài)的元件之時(shí)，因雪崩擊穿，雪崩電流開始流動(dòng)時(shí)的電壓，即雪崩擊穿電壓。

(第一實(shí)施例)

圖1是例示根據(jù)本發(fā)明的半導(dǎo)體器件的第一實(shí)施例的垂直溝槽柵極類型功率IC的主要部分的橫截面視圖。圖1是例示根據(jù)本發(fā)明的復(fù)雜半導(dǎo)體器件的第一實(shí)施例的垂直溝槽柵極類型功率IC100的主要部分的橫截面視圖。

在第一實(shí)施例中，垂直溝槽柵極類型功率IC100包括：垂直溝槽柵極MOSFET元件部分30，其具有50V至100V的擊穿電壓，并且用作輸出級(jí)半導(dǎo)體元件；橫向n溝道MOSFET元件部分22，其具有大約10V的擊穿電壓，并且用作控制半導(dǎo)體元件；以及結(jié)邊緣終止區(qū)23，其圍繞元件部分。阱結(jié)18(其為包括控制半導(dǎo)體元件和n-外延層3的p-阱擴(kuò)散區(qū)的pn結(jié))的擊穿電壓以及結(jié)邊緣終止區(qū)23的擊穿電壓等于或大于100V。

垂直溝槽柵極MOSFET元件部分30和平面柵極類型橫向n溝道MOSFET元件部分(用于控制的縱向n溝道MOSFET元件部分)被形成于包括n+襯底2和外延層3的半導(dǎo)體襯底上。橫向n溝道MOSFET元件部分22和垂直溝槽柵極MOSFET元件部分30共享n+襯底2和半導(dǎo)體襯底(其是設(shè)置在n+襯底2上的n-外延層3)并且彼此毗鄰，且其間插入有元件隔離區(qū)90。

垂直溝槽柵極MOSFET元件部分30和用于控制的橫向n溝道MOSFET元件部分22在半導(dǎo)體襯底上被布置成彼此平行，且其間插入有用作元件隔離區(qū)90的LOCOS氧化層11a(圖1)。另外，n+襯底2是垂直溝槽柵極MOSFET元件部分30中的n型漏極區(qū)(主漏極區(qū))。

為了解決本發(fā)明的問題，首先，當(dāng)截止電壓被施加以導(dǎo)致?lián)舸?雪崩擊穿電流)時(shí)，必須防止電流集中在結(jié)邊緣終止區(qū)23并由此防止元件擊穿。為了滿足這些要求，用于控制的橫向n溝道MOSFET元件部分22的阱結(jié)18和結(jié)邊緣終止區(qū)23的擊穿電壓必須高于垂直溝槽柵極MOSFET元件部分30中的活躍區(qū)21中的主結(jié)19(p型基極區(qū)5和n-外延層3的pn結(jié))的擊穿電壓。因此將在下文中描述該結(jié)構(gòu)。

圖6是例示根據(jù)本發(fā)明的半導(dǎo)體器件的第一實(shí)施例的垂直溝槽柵極類型功率IC的平面視圖。在圖6中，結(jié)邊緣終止區(qū)23被布置成圍繞垂直溝槽柵極MOSFET元件部分30和用于控制的橫向n溝道MOSFET元件部分22。垂直溝槽柵極MOSFET元件部分30被布置在芯片的中心并且包括作為主電流路徑的活躍區(qū)21。

活躍區(qū)21包括溝槽柵極結(jié)構(gòu)，其中由多晶硅制成的柵極電極6a被填充到溝槽中，且其間插入有柵極氧化層7a，活躍區(qū)21還包括與溝槽柵極結(jié)構(gòu)形成接觸的p型基極區(qū)5。另外，活躍區(qū)21包括n+源極區(qū)8b(主源極區(qū))，其形成于p型基極區(qū)5的表面層上并與p型基極區(qū)5和溝槽的內(nèi)壁以及具有高雜質(zhì)濃度的p+接觸區(qū)10形成接觸。源電極15與n+源極區(qū)8b和p+接觸區(qū)10形成接觸。源電極15是源極端子。另外，n+襯底2是MOSFET的n型漏極區(qū)。形成于n+襯底2的背表面上的漏極電極1是漏極端子。層間電介質(zhì)17a被設(shè)置在源極電極15與由多晶硅制成的柵極電極6a之間。

用于控制的橫向n溝道MOSFET元件部分22包括p-阱擴(kuò)散區(qū)4a，以及形成于p型阱擴(kuò)散區(qū)4a的表面層上的n+漏極區(qū)8a(控制漏極區(qū))、n+源極區(qū)8b(控制源極區(qū))、和p+接觸區(qū)9。金屬膜是漏極電極12或源極電極13?；鶚O電極14充當(dāng)后柵極電極，并且被連接至p+接觸區(qū)9。多晶硅的柵極電極6b形成于柵極氧化層7b的上表面上。柵極電極6b是柵極端子。

LOCOS氧化層11a和與LOCOS氧化層11a形成接觸的層間電介質(zhì)17b被形成于垂直溝槽柵極MOSFET元件部分30與用于橫向n溝道MOSFET元件部分22之間。LOCOS氧化層11a和層間電介質(zhì)17b充當(dāng)元件隔離區(qū)90。另外，LOCOS氧化層11b形成于橫向MOSFET與形成控制電路的另一橫向MOSFET(未示出)之間，并且還充當(dāng)電路元件之間的元件隔離區(qū)。

結(jié)邊緣終止區(qū)23具有結(jié)終止結(jié)構(gòu)，用于改進(jìn)擊穿電壓和維持擊穿電壓的可靠性。在結(jié)邊緣終止區(qū)23中，p型維持區(qū)50被形成為在垂直溝槽柵極MOSFET元件部分30的芯片的外周端部處與溝槽形成接觸，而具有低雜質(zhì)濃度的p-擴(kuò)散區(qū)4b被形成為與p型維持區(qū)50相接續(xù)。P型維持區(qū)50是通過與p型基極區(qū)5相同的工藝形成的擴(kuò)散區(qū)，并且可在沒有任何附加工藝的情況下形成。

另外，金屬膜場(chǎng)板16和多晶硅膜場(chǎng)板6c形成于LOCOS氧化層11c上，該LOCOS氧化層11c形成于p-擴(kuò)散區(qū)4b和n-外延層3的表面上。p-擴(kuò)散區(qū)4b是由與用于控制的橫向n溝道MOSFET元件部分22的p-阱擴(kuò)散區(qū)4a相同的工藝形成的擴(kuò)散層，并且可在沒有附加工藝的情況下形成。

p-擴(kuò)散區(qū)4b沿結(jié)邊緣終止區(qū)23的內(nèi)部以環(huán)狀形成。另外，p-擴(kuò)散區(qū)4b在比p型基極區(qū)5或p型維持區(qū)50的濃度小的濃度下形成，并且具有比p型基極區(qū)5或p型維持區(qū)50的擴(kuò)散深度更大的擴(kuò)散深度。P型維持區(qū)50在元件的任意位置處被電連接至p型基極區(qū)5。由于p-擴(kuò)散區(qū)4b被如上所述形成為與p型維持區(qū)50相接續(xù)，因此其被電連接至p型維持區(qū)50。

例如，p型基極區(qū)5和p型維持區(qū)50具有1.5μm至2.5μm的擴(kuò)散深度以及5×1016cm-3至9×1016cm-3的表面雜質(zhì)濃度。由于p-阱擴(kuò)散區(qū)4a和p-擴(kuò)散區(qū)4b同時(shí)形成，因此它們具有2μm至5μm的擴(kuò)散深度以及1×1016cm-3至5×1016cm-3的表面雜質(zhì)濃度。

由此，p-擴(kuò)散區(qū)4b具有比p型基極區(qū)5或p型維持區(qū)50的擴(kuò)散深度更大的擴(kuò)散深度，以及比p型基極區(qū)5或p型維持區(qū)50的雜質(zhì)濃度更低的雜質(zhì)濃度。因此，與其中沒有形成p-擴(kuò)散區(qū)4b的情形相比，增大結(jié)邊緣終止區(qū)23中的耗盡層的面積是可能的。結(jié)果，在耗盡層被擴(kuò)展時(shí)減小最大場(chǎng)強(qiáng)是可能的。

以此方式，由n-外延層3、以及p-阱擴(kuò)散區(qū)4a和p-擴(kuò)散區(qū)4b之間的pn決定的擊穿電壓可高于由垂直溝槽柵極MOSFET元件部分的活躍區(qū)21中的溝槽柵極的主結(jié)19或底部決定的擊穿電壓。

以此方式，當(dāng)在截止?fàn)顟B(tài)中施加與擊穿電壓相對(duì)應(yīng)的電壓時(shí)，雪崩電流流入活躍區(qū)21的主結(jié)19，并且防止雪崩電流集中在結(jié)邊緣終止區(qū)23上是可能的。結(jié)果，防止功率IC的雪崩擊穿是可能的。

如以上所描述的，由于擴(kuò)散區(qū)4b的p-雜質(zhì)濃度與p-阱擴(kuò)散區(qū)4a的雜質(zhì)濃度相同，因此其高于以上提及的專利文獻(xiàn)2中公開的p--RESURF區(qū)70(參見圖5)的雜質(zhì)濃度。另外，p-擴(kuò)散區(qū)4b的雜質(zhì)濃度必須低于與形成一般保護(hù)環(huán)的雜質(zhì)濃度相等的p型基極區(qū)5的雜質(zhì)濃度。這是因?yàn)樵谄渲衟-擴(kuò)散區(qū)4b的表面的雜質(zhì)濃度變?yōu)镽ESURF區(qū)的低雜質(zhì)濃度下或者在垂直溝槽柵極MOSFET的p型基極區(qū)5的濃度下，難以獲得用于控制的橫向n溝道MOSFET元件部分22所需的閾值電壓或?qū)娏鳌?/p>

本發(fā)明的另一特性在于，p型維持區(qū)50被設(shè)置成在垂直溝槽柵極MOSFET元件部分30的外周端部與溝槽形成接觸并且與p-擴(kuò)散區(qū)4b相接續(xù)。p型維持區(qū)50被電連接至p型基極區(qū)5。如以上所描述的，由于p-擴(kuò)散區(qū)4b通過與p-阱擴(kuò)散區(qū)4a相同的工藝形成，因此p-擴(kuò)散區(qū)4b的雜質(zhì)濃度高于RESURF區(qū)的雜質(zhì)濃度，但是必須低于形成一般保護(hù)環(huán)的雜質(zhì)濃度。

因此，當(dāng)具有大約每單位面積1×1012/cm2的濃度的強(qiáng)電荷來(lái)自元件外部時(shí)，很可能在層間電介質(zhì)17a與端部處的溝槽同LOCOS氧化層11c間的區(qū)域中的半導(dǎo)體襯底之間的界面處感生電荷。在一些情形中，在施加截止電壓時(shí)被擴(kuò)展的耗盡層的等電位線的分布因感生的電壓而改變并且擊穿電壓被減小。

如以上所描述的，當(dāng)p型維持區(qū)50被形成為電連接至p型基極區(qū)5時(shí)，等電位線分布通過p型維持區(qū)50分布在p-擴(kuò)散區(qū)4b中。因此，即使當(dāng)外部電荷進(jìn)入與p型維持區(qū)50的上部分形成接觸的層間電介質(zhì)17a的表面時(shí)，在層間電介質(zhì)17a與半導(dǎo)體襯底之間的界面處較不可能感生電荷，并且等電位線的分布變化可被減小至最小。其結(jié)果是，擊穿電壓的可靠性得以改進(jìn)。

(第二實(shí)施例)

圖8是例示根據(jù)本發(fā)明的半導(dǎo)體器件的第二實(shí)施例的垂直溝槽柵極類型功率IC的修改的主要部分的橫截面視圖。第二實(shí)施例是第一實(shí)施例的修改，并且與第一實(shí)施例的不同之處在于，p型維持區(qū)50與p-擴(kuò)散區(qū)4b之間的重疊區(qū)被擴(kuò)展以便減小外部電荷對(duì)擊穿電壓的影響，如圖8中例示的。

具體地，放置一屏蔽，以使得在形成p型維持區(qū)50時(shí)的硼離子注入?yún)^(qū)與在形成p-擴(kuò)散區(qū)4b時(shí)的硼離子注入?yún)^(qū)相重疊，且硼離子被注入到每個(gè)區(qū)中。以此方式，可能進(jìn)一步增大從設(shè)置在活躍區(qū)的端部處的溝槽至LOCOS氧化層11c的部分中的p型區(qū)的表面濃度。結(jié)果，可能減小外部電荷對(duì)擊穿電壓的影響。

(第三實(shí)施例)

圖9是例示根據(jù)本發(fā)明的半導(dǎo)體器件的第三實(shí)施例的垂直溝槽柵極類型功率IC的修改的主要部分的橫截面視圖。第三實(shí)施例是第二實(shí)施例的修改并且與第二實(shí)施例的不同之處在于，p+接觸區(qū)10被附加地形成于p型維持區(qū)50的表面上以便減小外部電荷對(duì)擊穿電壓的影響，如圖9中所例示的。根據(jù)此結(jié)構(gòu)，可能進(jìn)一步增大從設(shè)置在活躍區(qū)的端部處的溝槽至LOCOS氧化層11c的部分中的p型區(qū)的表面濃度。因此，可能減小外部電荷對(duì)擊穿電壓的影響。

(第四實(shí)施例)

圖7是例示根據(jù)本發(fā)明的半導(dǎo)體器件的第四實(shí)施例的垂直溝槽柵極類型功率IC的修改的平面視圖。在根據(jù)本發(fā)明的半導(dǎo)體器件的第四實(shí)施例的垂直溝槽柵極類型功率IC中，結(jié)邊緣終止區(qū)23被形成為圍繞垂直溝槽柵極MOSFET元件部分30，并且在半導(dǎo)體襯底上被布置成與用于控制的橫向n溝道MOSFET元件部分22平行，且LOCOS氧化層11a充當(dāng)插入其間的元件隔離區(qū)90。第四實(shí)施例與第一實(shí)施例的不同之處在于，結(jié)邊緣終止區(qū)23被設(shè)置成僅圍繞垂直溝槽柵極MOSFET元件部分30。當(dāng)用于控制的橫向n溝道MOSFET元件部分22在根據(jù)圖2中例示的相關(guān)技術(shù)的結(jié)邊緣終止區(qū)49中可具有足夠高的擊穿電壓時(shí)，僅減小結(jié)邊緣終止區(qū)23中的垂直溝槽柵極MOSFET元件部分30的場(chǎng)強(qiáng)是可能的。

(第五實(shí)施方式)

圖4例示了本發(fā)明的第五實(shí)施例。圖4例示了其中半導(dǎo)體層25(p+集電極層)被附加地形成于垂直溝槽柵極MOSFET元件部分30的n+襯底2的背表面上的結(jié)構(gòu)，該垂直溝槽柵極MOSFET元件部分30是圖1中例示的輸出級(jí)半導(dǎo)體元件，用以獲得垂直溝槽柵極IGBT24(絕緣柵極雙極性晶體管)作為輸出級(jí)半導(dǎo)體元件。

與MOSFET相比，IGBT可用作輸出級(jí)元件，以便減小主電流流入其中的輸出級(jí)半導(dǎo)體元件的活躍區(qū)中的導(dǎo)通電阻并增大該活躍區(qū)中的擊穿電壓。IGBT在大約300V或更高的額定電壓下具有比MOSFET的導(dǎo)通電阻更低的導(dǎo)通電阻(導(dǎo)通電壓)。然而，隨著輸出級(jí)元件的擊穿電壓增大，n-外延層3的特定電阻也增大。因此，在截止?fàn)顟B(tài)中擴(kuò)展至結(jié)邊緣終止區(qū)23的等電位線很可能受到外部電荷的影響。因此，p型維持區(qū)502使得能進(jìn)一步降低外部電荷的影響并增大擊穿電壓的可靠性。

在本發(fā)明的上述實(shí)施例中，第一導(dǎo)電類型是n型，而第二導(dǎo)電類型是p型。然而，本發(fā)明不限于其中第一導(dǎo)電類型為n型而第二導(dǎo)電類型為p型的實(shí)施例。在本發(fā)明的實(shí)施例中，n型和p型可被交換以使得第一導(dǎo)電類型為p型而第二導(dǎo)電類型為n型。在此情形中，一些組件可以同以上描述相同的方式來(lái)操作。在以上所描述的本發(fā)明的實(shí)施例中，附圖中每個(gè)區(qū)(p區(qū)和n區(qū))的右側(cè)描述的符號(hào)+(-)表示該區(qū)的雜質(zhì)濃度高于(低于)其他區(qū)的雜質(zhì)濃度。

工業(yè)應(yīng)用性

如以上所述的，根據(jù)本發(fā)明的半導(dǎo)體器件和半導(dǎo)體器件制造方法對(duì)于復(fù)雜半導(dǎo)體器件(諸如具有高擊穿電壓的溝槽柵極類型功率IC)以及制造該復(fù)雜半導(dǎo)體器件的方法是有用的，在該復(fù)雜半導(dǎo)體器件中垂直溝槽MOS柵極類型半導(dǎo)體元件和用于保護(hù)和控制的半導(dǎo)體元件被形成于同一半導(dǎo)體襯底上。具體地，根據(jù)本發(fā)明的半導(dǎo)體器件和半導(dǎo)體器件制造方法適于諸如IGBT之類的MOS類型半導(dǎo)體器件以及制造該MOS類型半導(dǎo)體器件的方法，該MOS類型半導(dǎo)體器件可減小導(dǎo)通電阻并改進(jìn)擊穿電壓和擊穿電阻的可靠性的，而無(wú)需添加新的制造工藝，并且可以低成本來(lái)制造而不增加成本。