本發(fā)明屬于芯片測(cè)試的，尤其涉及一種測(cè)試向量生成方法、系統(tǒng)及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

背景技術(shù)：

1、芯片在ate(automatic?test?equipment，自動(dòng)測(cè)試設(shè)備)上做功能測(cè)試時(shí)需要有對(duì)應(yīng)的function?pattern（功能測(cè)試向量）。通常情況下的做法是由驗(yàn)證部門(mén)開(kāi)發(fā)測(cè)試平臺(tái)（testbench）及測(cè)試用例后仿真得到波形文件（如value?change?dump文件，又稱vcd文件是一種標(biāo)準(zhǔn)波形文件），再將仿真生成的波形文件轉(zhuǎn)換成wgl文件（wgl：wave?generationlanguage，用于描述自動(dòng)測(cè)試設(shè)備中功能測(cè)試模式的格式）或stil格式文件（stil:standard?test?interface?language，標(biāo)準(zhǔn)測(cè)試接口語(yǔ)言），但是波形文件也會(huì)對(duì)glitch（毛刺）進(jìn)行記錄，同時(shí)在ate測(cè)試中，如果想臨時(shí)修改function?pattern的內(nèi)容，需要重新修改測(cè)試用例再生成波形文件，這個(gè)過(guò)程需要的時(shí)間比較長(zhǎng)。

2、arm（advanced?risc?machine）是一個(gè)基于精簡(jiǎn)指令集（risc）原理設(shè)計(jì)的處理器家族，arm架構(gòu)的soc芯片（system?on?chip，系統(tǒng)級(jí)芯片）是一種將計(jì)算機(jī)的核心功能集成至單一芯片上的解決方案，這種芯片廣泛應(yīng)用于智能手機(jī)、平板電腦、嵌入式系統(tǒng)以及其他需要高效能與低功耗平衡的電子設(shè)備中。

3、arm調(diào)試系統(tǒng)由調(diào)試接口、dap（調(diào)試訪問(wèn)端口）、cti（交叉觸發(fā)接口）、etm（嵌入式跟蹤宏單元）、trace?funnel（跟蹤漏斗，coresight架構(gòu)中的一個(gè)組件，用于管理和合并來(lái)自多個(gè)源的跟蹤數(shù)據(jù)流）、tpiu（跟蹤端口接口單元）等組件以及arm、dsp處理器（digitalsignal?processing，數(shù)字信號(hào)處理技術(shù)）等共同組成。調(diào)試器通過(guò)jtag（joint?testaction?group，聯(lián)合測(cè)試工作組，一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議）接口與目標(biāo)系統(tǒng)相連，然后通過(guò)jtag接口向dap發(fā)送調(diào)試命令。

4、為了簡(jiǎn)化arm架構(gòu)的soc芯片功能測(cè)試向量生成過(guò)程，以及便于對(duì)功能測(cè)試向量進(jìn)行修改，因此需要設(shè)計(jì)一種基于arm調(diào)試系統(tǒng)，可以快速生成功能測(cè)試向量的方法。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明提供一種測(cè)試向量生成方法、系統(tǒng)，基于jtag協(xié)議，直接將芯片功能測(cè)試指令轉(zhuǎn)化為功能測(cè)試向量。

2、本發(fā)明還提供了一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，用于執(zhí)行測(cè)試向量生成方法。

3、本發(fā)明的其他目的和優(yōu)點(diǎn)可以從本發(fā)明所揭露的技術(shù)特征中得到進(jìn)一步的了解。

4、為達(dá)上述之一或部分或全部目的或其他目的，本發(fā)明一技術(shù)方案所提供的一種測(cè)試向量生成方法，所述方法包括：獲取芯片功能測(cè)試指令，并解析出功能測(cè)試指令包含的任務(wù)內(nèi)容以及任務(wù)輸入?yún)?shù)；基于所述任務(wù)內(nèi)容選擇相應(yīng)的指令模板，調(diào)用所述指令模板，賦值指令寄存器數(shù)值，并依據(jù)任務(wù)輸入?yún)?shù)中對(duì)應(yīng)的地址參數(shù)和寫(xiě)入/讀取數(shù)據(jù)，得到tdi數(shù)據(jù)（輸入數(shù)據(jù)）序列以及tdo數(shù)據(jù)（輸出數(shù)據(jù)）；所述指令模板基于jtag協(xié)議、adi協(xié)議（armdebug?interface，arm定義的標(biāo)準(zhǔn)化調(diào)試接口協(xié)議，為處理器提供硬件級(jí)調(diào)試支持，通常通過(guò)jtag或swd協(xié)議實(shí)現(xiàn)，是調(diào)試工具與處理器內(nèi)核之間橋梁）以及芯片測(cè)試電路的數(shù)據(jù)傳輸協(xié)議創(chuàng)建得到，所述指令模板關(guān)聯(lián)jtag測(cè)試驅(qū)動(dòng)函數(shù)；依據(jù)指令寄存器數(shù)值、tdi序列以及tdo數(shù)據(jù)調(diào)用所述jtag測(cè)試驅(qū)動(dòng)函數(shù)，將功能測(cè)試指令內(nèi)容輸出為tdi數(shù)據(jù)、tck信號(hào)（時(shí)鐘信號(hào)）、tms信號(hào)（模式選擇信號(hào)）及tdo信號(hào)在不同時(shí)刻下的組合。

5、根據(jù)待測(cè)試芯片基于測(cè)試協(xié)議測(cè)試時(shí)需要執(zhí)行的基本任務(wù)，創(chuàng)建多個(gè)基礎(chǔ)指令模板，每個(gè)所述基礎(chǔ)指令模板執(zhí)行一項(xiàng)指令任務(wù)，多個(gè)不同基礎(chǔ)指令模板組合以實(shí)現(xiàn)芯片不同測(cè)試功能。

6、所述基礎(chǔ)指令模板至少包括對(duì)dp端口（debug?port，調(diào)試端口）的寫(xiě)指令，對(duì)dp端口的讀指令，對(duì)ap端口（access?port，訪問(wèn)端口）的寫(xiě)指令，對(duì)ap端口的讀指令。

7、所述基礎(chǔ)指令模板包括對(duì)ahb總線（amba總線協(xié)議中一種）上ap端口的寫(xiě)指令、對(duì)ahb總線上ap端口的讀指令；以及對(duì)ahb總線上dp端口的寫(xiě)指令、對(duì)ahb總線上dp端口的讀指令；所述對(duì)ahb總線上ap端口的寫(xiě)指令以及對(duì)ahb總線上ap端口的讀指令進(jìn)一步轉(zhuǎn)換為對(duì)ap端口的讀寫(xiě)指令，對(duì)ahb總線上dp端口的寫(xiě)指令以及對(duì)ahb總線上dp端口的讀指令進(jìn)一步轉(zhuǎn)換為對(duì)dp端口的讀寫(xiě)指令。

8、基于功能測(cè)試指令包含的任務(wù)內(nèi)容，選擇對(duì)應(yīng)的基礎(chǔ)指令模板，并依據(jù)所述基礎(chǔ)指令模板將所述功能測(cè)試指令轉(zhuǎn)換為對(duì)芯片上ap端口和dp端口的讀寫(xiě)指令；經(jīng)過(guò)轉(zhuǎn)換的對(duì)芯片上ap端口和dp端口的讀寫(xiě)指令進(jìn)一步與jtag測(cè)試驅(qū)動(dòng)函數(shù)關(guān)聯(lián)。

9、依據(jù)基礎(chǔ)指令模板執(zhí)行的指令任務(wù)，賦值所述指令寄存器數(shù)值；依據(jù)jtag協(xié)議、adi協(xié)議以及芯片測(cè)試電路的數(shù)據(jù)傳輸協(xié)議，設(shè)置中間變量，并將中間變量賦值給tdi數(shù)據(jù)序列或tdo數(shù)據(jù)；中間變量與創(chuàng)建的對(duì)ap端口和dp端口的讀寫(xiě)指令所需的所述地址參數(shù)和寫(xiě)入/讀取數(shù)據(jù)相關(guān)。

10、所述jtag測(cè)試驅(qū)動(dòng)函數(shù)輸入tms數(shù)值，控制狀態(tài)機(jī)依次進(jìn)入ir寄存器掃描狀態(tài)，capture-ir狀態(tài)（系統(tǒng)將一個(gè)預(yù)定義的固定值捕獲或加載至指令寄存器內(nèi)）以及shift-ir狀態(tài)（系統(tǒng)通過(guò)tdi引腳將新的指令逐位移入指令寄存器內(nèi)，同時(shí)通過(guò)tdo引腳逐位移除舊數(shù)據(jù)），并通過(guò)輸入的tms數(shù)值以及tck時(shí)鐘信號(hào)共同操作ir寄存器，shift-ir狀態(tài)下，將賦值的指令寄存器數(shù)值，從低位開(kāi)始按照tdi數(shù)據(jù)序列格式，逐位進(jìn)行填充以輸出tdi數(shù)據(jù)，得到tdi數(shù)據(jù)、tms信號(hào)、tck信號(hào)及tdo信號(hào)在不同時(shí)刻下的組合。

11、所述指令模板將所述功能測(cè)試指令中期望讀取的數(shù)據(jù)加上尾部標(biāo)識(shí)符輸出為tdo數(shù)據(jù)，所述jtag測(cè)試驅(qū)動(dòng)函數(shù)將所述指令模板生成的tdo數(shù)據(jù)簡(jiǎn)單填充后輸出。

12、所述基礎(chǔ)指令模板用于執(zhí)行訪問(wèn)dp端口任務(wù)時(shí)，所述指令寄存器賦值0b1010；所述基礎(chǔ)指令模板用于執(zhí)行訪問(wèn)ap端口任務(wù)時(shí)，所述指令寄存器賦值0b1011；所述jtag測(cè)試驅(qū)動(dòng)函數(shù)獲取指令模板賦值的指令寄存器數(shù)值，并將賦值的所述指令寄存器數(shù)值，從低位開(kāi)始按照tdi數(shù)據(jù)序列格式，逐位進(jìn)行填充以輸出tdi數(shù)據(jù)。

13、所述芯片測(cè)試電路的數(shù)據(jù)傳輸協(xié)議包括amba總線協(xié)議（advancedmicrocontroller?bus?architecture，片上系統(tǒng)總線架構(gòu)規(guī)范，用于連接和管理嵌入式系統(tǒng)中不同功能模塊之間的通信），dap調(diào)試器基于amba總線協(xié)議訪問(wèn)芯片上的系統(tǒng)資源。

14、本發(fā)明另一技術(shù)方案所提供的一種測(cè)試向量生成系統(tǒng)，包括：測(cè)試指令解析模塊，解析輸入的功能測(cè)試指令，并輸出功能測(cè)試指令包含的任務(wù)內(nèi)容以及任務(wù)輸入?yún)?shù)；測(cè)試向量生成模塊，基于所述任務(wù)內(nèi)容選擇相應(yīng)的指令模板，調(diào)用所述指令模板，賦值指令寄存器數(shù)值，并依據(jù)任務(wù)輸入?yún)?shù)中對(duì)應(yīng)的地址參數(shù)和寫(xiě)入/讀取數(shù)據(jù)，得到tdi數(shù)據(jù)序列以及tdo數(shù)據(jù)；所述指令模板基于jtag協(xié)議、adi協(xié)議以及芯片測(cè)試電路的數(shù)據(jù)傳輸協(xié)議創(chuàng)建得到，所述指令模板關(guān)聯(lián)jtag測(cè)試驅(qū)動(dòng)函數(shù)；依據(jù)指令寄存器數(shù)值、tdi序列以及tdo數(shù)據(jù)調(diào)用所述jtag測(cè)試驅(qū)動(dòng)函數(shù)，將功能測(cè)試指令內(nèi)容輸出為tdi數(shù)據(jù)、tck信號(hào)、tms信號(hào)及tdo信號(hào)在不同時(shí)刻下的組合。

15、本發(fā)明另一技術(shù)方案所提供的一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)上文所述的測(cè)試向量生成方法的步驟。

16、與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果主要包括：本發(fā)明通過(guò)解析功能測(cè)試指令包括的任務(wù)內(nèi)容以及寫(xiě)入/讀取數(shù)據(jù)，得到指令寄存器數(shù)值、tdi序列以及tdo數(shù)據(jù)，并依據(jù)指令寄存器數(shù)值、tdi序列以及tdo數(shù)據(jù)調(diào)用指令模板中的jtag測(cè)試驅(qū)動(dòng)函數(shù)，使用指令模板將功能測(cè)試指令轉(zhuǎn)換為測(cè)試向量輸出。本發(fā)明不需要仿真生成波形文件再轉(zhuǎn)換為測(cè)試向量，具有測(cè)試向量生成效率高的優(yōu)點(diǎn)。同時(shí)也解決了仿真文件生成測(cè)試向量時(shí)，仿真文件生成vcd過(guò)程中采集時(shí)鐘不準(zhǔn)確影響測(cè)試向量輸出的問(wèn)題。

17、為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。