技術(shù)領(lǐng)域

本發(fā)明屬于顯示控制技術(shù)領(lǐng)域，尤其涉及一種主要應(yīng)用在LED顯示控制方面、并支持灰度等級擴(kuò)展的顯示控制方法、系統(tǒng)及同步控制卡、驅(qū)動芯片。

背景技術(shù)：

在LED顯示屏的顯示控制領(lǐng)域，采用脈沖寬度調(diào)制（PulseWidthModulation，PWM）方式，實現(xiàn)對各LED發(fā)光亮度的調(diào)節(jié)。具體來說，是在固定顯示周期內(nèi)，通過調(diào)節(jié)LED亮/滅的時間比，達(dá)到LED亮度調(diào)節(jié)的目的，且在LED亮?xí)r，流過的是固定的電流，光的波長不會變化，避免LED在不同電流下的顏色變化問題。

如圖1示出了LED顯示屏的顯示控制系統(tǒng)的典型結(jié)構(gòu)，其包括同步控制卡和若干級聯(lián)的驅(qū)動芯片。其中，串行數(shù)據(jù)傳輸線SDI為一條級聯(lián)線，數(shù)據(jù)時鐘線DCLK、灰度時鐘線GCLK和鎖存線LE分別為共用線；串行數(shù)據(jù)傳輸線SDI與數(shù)據(jù)時鐘線DCLK配合，得到所需的顯示數(shù)據(jù)，鎖存線LE與數(shù)據(jù)時鐘線配合，得到所需的控制指令。具體而言，同步控制卡與驅(qū)動芯片之間的顯示數(shù)據(jù)傳輸過程是：同步控制卡通過串行數(shù)據(jù)傳輸線SDI向與其連接的驅(qū)動芯片傳輸一定精度的灰度數(shù)據(jù)，當(dāng)驅(qū)動芯片中任一端口的顯示數(shù)據(jù)傳輸完畢后，將該端口的灰度數(shù)據(jù)進(jìn)行鎖存，如此反復(fù)，直到所有端口的灰度數(shù)據(jù)均傳輸完畢并鎖存后，對整體的灰度數(shù)據(jù)進(jìn)行鎖存，鎖存的灰度數(shù)據(jù)用于輸出顯示。

現(xiàn)有技術(shù)中，同步控制卡與驅(qū)動芯片之間采用16位灰度數(shù)據(jù)的傳輸方式，即是說，同步控制卡需要在一個顯示周期內(nèi)向驅(qū)動芯片發(fā)送16位灰度數(shù)據(jù)，即便在顯示數(shù)據(jù)的精度要求低于16位時，仍需在低位補(bǔ)0而使得灰度數(shù)據(jù)的傳輸位數(shù)保持不變。而對于顯示動態(tài)畫面的動態(tài)屏來說，其畫面刷新率主要取決于換行掃描頻率（即：行掃頻率），則在動態(tài)屏上顯示一個固定顯示精度的顯示數(shù)據(jù)時，需要在每一行LED完整顯示一個PWM信號的基本周期后，才能換行，此時，動態(tài)屏的行掃頻率可以表示為：

Fframe=FGCLK2n*m]]>

其中，F(xiàn)frame是行掃頻率，F(xiàn)GCLK是灰度時鐘信號的頻率，n是顯示精度，m是掃描行數(shù)。可見，若灰度數(shù)據(jù)傳輸量大，為了完成灰度數(shù)據(jù)的傳輸，所需數(shù)據(jù)時鐘信號DCLK的周期個數(shù)多、頻率快，進(jìn)而限制了灰度時鐘信號GCLK的頻率上限，降低了行掃頻率，進(jìn)而降低了畫面的刷新率。例如，假設(shè)級聯(lián)的驅(qū)動芯片個數(shù)為12片，每片驅(qū)動芯片有16個驅(qū)動端口，顯示精度為10，則在1024個灰度時鐘周期（即一個顯示周期）內(nèi)，同步控制卡與驅(qū)動芯片之間的數(shù)據(jù)傳輸量為：灰度數(shù)據(jù)位數(shù)16×驅(qū)動芯片個數(shù)12×每個驅(qū)動芯片的驅(qū)動端口數(shù)16=3072，即是說，數(shù)據(jù)時鐘信號DCLK的頻率需要達(dá)到灰度時鐘信號GCLK的三倍，在實際中，數(shù)據(jù)時鐘信號DCLK和灰度時鐘信號GCLK的最大頻率均為30MHz，而在該實例中，最大的數(shù)據(jù)時鐘信號DCLK的頻率為30MHz，最大的灰度時鐘信號GCLK的頻率被限制為10MHz，對于8掃描動態(tài)屏，則行掃頻率為：刷新率較低，并且顯示精度越高，由于同步控制卡與驅(qū)動芯片之間的數(shù)據(jù)傳輸量并沒有提升，因此刷新率更低，降低了用戶體驗性。

技術(shù)實現(xiàn)要素：

本發(fā)明實施例的目的在于提供一種支持灰度等級擴(kuò)展的顯示控制方法，旨在解決現(xiàn)有技術(shù)中，由于同步控制卡與驅(qū)動芯片之間采用16位灰度數(shù)據(jù)的傳輸方式，傳輸?shù)臄?shù)據(jù)量大，導(dǎo)致畫面的刷新率低，用戶體驗性差的問題。

本發(fā)明實施例是這樣實現(xiàn)的，一種支持灰度等級擴(kuò)展的顯示控制方法，所述方法包括以下步驟：

同步控制卡對每一顯示精度為n1的待顯示灰度數(shù)據(jù)進(jìn)行處理，得到與每一待顯示灰度數(shù)據(jù)對應(yīng)的一組顯示精度分別為n2的灰度數(shù)據(jù)，并將每一組顯示精度分別為n2的灰度數(shù)據(jù)串行輸出給驅(qū)動芯片，所述n1和n2均為正整數(shù)，且n2≤n1，n2＜16，在2n1個灰度時鐘信號周期內(nèi)，一組顯示精度分別為n2的灰度數(shù)據(jù)所代表的占空比與對應(yīng)的顯示精度為n1的待顯示灰度數(shù)據(jù)所需展示的占空比相同；

所述同步控制卡向所述驅(qū)動芯片發(fā)出灰度時鐘信號、數(shù)據(jù)時鐘信號、端口鎖存指令、整體鎖存指令和計數(shù)指令；

所述驅(qū)動芯片在所述數(shù)據(jù)時鐘信號的上升沿和/或下降沿采樣所述同步控制卡或上一級聯(lián)的驅(qū)動芯片輸出的精度為n2的灰度數(shù)據(jù)；

所述驅(qū)動芯片結(jié)合所述同步控制卡發(fā)送的所述端口鎖存指令、整體鎖存指令、計數(shù)指令、灰度時鐘信號和采樣得到的灰度數(shù)據(jù)，驅(qū)動各發(fā)光元件發(fā)光。

本發(fā)明實施例的另一目的在于提供一種同步控制卡，所述同步控制卡包括：

數(shù)據(jù)處理模塊，用于對每一顯示精度為n1的待顯示灰度數(shù)據(jù)進(jìn)行處理，得到與每一待顯示灰度數(shù)據(jù)對應(yīng)的一組顯示精度分別為n2的灰度數(shù)據(jù)，并將每一組顯示精度分別為n2的灰度數(shù)據(jù)串行輸出給驅(qū)動芯片，所述n1和n2均為正整數(shù)，且n2≤n1，n2＜16，在2n1個灰度時鐘信號周期內(nèi)，一組顯示精度分別為n2的灰度數(shù)據(jù)所代表的占空比與對應(yīng)的顯示精度為n1的待顯示灰度數(shù)據(jù)所需展示的占空比相同；

傳輸模塊，用于向所述驅(qū)動芯片發(fā)出灰度時鐘信號、數(shù)據(jù)時鐘信號、端口鎖存指令、整體鎖存指令和計數(shù)指令。

本發(fā)明實施例的另一目的在于提供一種驅(qū)動芯片，所述驅(qū)動芯片包括：

采樣模塊，用于在同步控制卡發(fā)送的數(shù)據(jù)時鐘信號的上升沿和/或下降沿采樣所述同步控制卡或上一級聯(lián)的驅(qū)動芯片輸出的精度為n2的灰度數(shù)據(jù)，所述n2為正整數(shù)，且n2＜16；

驅(qū)動模塊，用于結(jié)合所述同步控制卡發(fā)送的端口鎖存指令、整體鎖存指令、計數(shù)指令、灰度時鐘信號和采樣得到的灰度數(shù)據(jù)，驅(qū)動各發(fā)光元件發(fā)光。

本發(fā)明實施例的另一目的在于提供一種支持灰度等級擴(kuò)展的顯示控制系統(tǒng)，所述系統(tǒng)包括同步控制卡和級聯(lián)連接的驅(qū)動芯片，所述同步控制卡是如上所述的同步控制卡。

本發(fā)明實施例提出的支持灰度等級擴(kuò)展的顯示控制方法及系統(tǒng)是在同步控制卡中，對每一顯示精度為n1的待顯示灰度數(shù)據(jù)進(jìn)行處理，得到與每一待顯示灰度數(shù)據(jù)對應(yīng)的一組顯示精度分別為n2的灰度數(shù)據(jù)，并有n2≤n1且n2＜16，同時在2n1個灰度時鐘信號周期內(nèi)，一組顯示精度分別為n2的灰度數(shù)據(jù)所代表的占空比與顯示精度為n1的待顯示灰度數(shù)據(jù)所需展示的占空比相同。通過該方法，同步控制卡與驅(qū)動芯片之間的數(shù)據(jù)傳輸量從現(xiàn)有的16位降為n2位，因此，同步控制卡與驅(qū)動芯片之間的數(shù)據(jù)傳輸速率提升了16/n2倍，從而相對于現(xiàn)有技術(shù)而言，提高了灰度時鐘信號GCLK的頻率上限，提高了行掃頻率，進(jìn)而提高了畫面的刷新率。

附圖說明

圖1是現(xiàn)有技術(shù)中，LED顯示屏的顯示控制系統(tǒng)的典型結(jié)構(gòu)圖。

圖2是本發(fā)明實施例一提供的支持灰度等級擴(kuò)展的顯示控制方法的流程圖；

圖3是本發(fā)明實施例一中，同步控制卡對待顯示灰度數(shù)據(jù)進(jìn)行處理的詳細(xì)流程圖；

圖4是本發(fā)明實施例一中，驅(qū)動芯片驅(qū)動各發(fā)光單元發(fā)光的詳細(xì)流程圖；

圖5是本發(fā)明實施例二提供的灰度數(shù)據(jù)輸出方法的流程圖；

圖6是本發(fā)明實施例二中，對待顯示灰度數(shù)據(jù)進(jìn)行處理的詳細(xì)流程圖；

圖7是本發(fā)明實施例三提供的驅(qū)動方法的流程圖；

圖8是本發(fā)明實施例三中，驅(qū)動各發(fā)光單元發(fā)光的詳細(xì)流程圖；

圖9是本發(fā)明實施例四提供的同步控制卡的結(jié)構(gòu)圖；

圖10是圖9中數(shù)據(jù)處理模塊的結(jié)構(gòu)圖；

圖11是本發(fā)明實施例五提供的驅(qū)動芯片的結(jié)構(gòu)圖；

圖12是本發(fā)明實施例五提供的驅(qū)動芯片的一種電路圖；

圖13是圖12中觸發(fā)沿處理單元的一種電路圖；

圖14是圖12中n2位移位緩存器的一種電路圖；

圖15是圖12中n2位計數(shù)器的一種電路圖；

圖16是圖12中脈沖寬度調(diào)制控制器的一種電路圖；

圖17是圖12中比較器的一種電路圖；

圖18是圖12中指令控制單元的一種電路圖；

圖19是圖12中灰度數(shù)據(jù)存儲單元的一種電路圖。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

針對現(xiàn)有技術(shù)存在的問題，本發(fā)明提出了一種支持灰度等級擴(kuò)展的顯示控制方法，該方法中，同步控制卡對每一顯示精度為n1的待顯示灰度數(shù)據(jù)進(jìn)行處理，得到與每一待顯示灰度數(shù)據(jù)對應(yīng)的一組顯示精度分別為n2的灰度數(shù)據(jù)，并有n2≤n1且n2＜16，同時在2n1個灰度時鐘信號周期內(nèi)，一組顯示精度分別為n2的灰度數(shù)據(jù)所代表的占空比與顯示精度為n1的待顯示灰度數(shù)據(jù)所需展示的占空比相同。以下結(jié)合實施例詳細(xì)說明本發(fā)明的實現(xiàn)方式：

實施例一

本發(fā)明實施例一提出了一種支持灰度等級擴(kuò)展的顯示控制方法，如圖2所示，包括：

步驟S1：同步控制卡對每一顯示精度為n1的待顯示灰度數(shù)據(jù)進(jìn)行處理，得到與每一待顯示灰度數(shù)據(jù)對應(yīng)的一組顯示精度分別為n2的灰度數(shù)據(jù)，并將每一組顯示精度分別為n2的灰度數(shù)據(jù)串行輸出給驅(qū)動芯片。其中，n1和n2均為正整數(shù)，且n2≤n1，n2＜16，同時在2n1個灰度時鐘信號周期內(nèi)，一組顯示精度分別為n2的灰度數(shù)據(jù)所代表的占空比與對應(yīng)的顯示精度為n1的待顯示灰度數(shù)據(jù)所需展示的占空比相同，即是說，一組顯示精度分別為n2的灰度數(shù)據(jù)所表征的灰度等級與對應(yīng)的顯示精度為n1的待顯示灰度數(shù)據(jù)所表征的灰度等級是一致的。

進(jìn)一步地，本發(fā)明實施例一中，如圖3所示，步驟S1又可包括：

步驟S11：同步控制卡比較當(dāng)前的待顯示灰度數(shù)據(jù)的顯示精度n1與顯示精度n2之間的大小關(guān)系。

步驟S12：根據(jù)步驟S11的比較結(jié)果，若顯示精度n1等于顯示精度n2，則同步控制卡直接將當(dāng)前的待顯示灰度數(shù)據(jù)輸出給驅(qū)動芯片。

步驟S13：根據(jù)步驟S11的比較結(jié)果，若顯示精度n1大于顯示精度n2，則同步控制卡提取當(dāng)前的待顯示灰度數(shù)據(jù)中的低n1-n2位數(shù)據(jù)D1，并計算數(shù)據(jù)D1對應(yīng)的十進(jìn)制數(shù)據(jù)K。

步驟S14：根據(jù)步驟S11的比較結(jié)果，若顯示精度n1大于顯示精度n2，則同步控制卡提取當(dāng)前的待顯示灰度數(shù)據(jù)中的高n2位數(shù)據(jù)D2。

步驟S15：同步控制卡判斷數(shù)據(jù)D2是否各位均為1，是則執(zhí)行步驟S18，否則執(zhí)行步驟S16。

步驟S16：同步控制卡將數(shù)據(jù)D2加1，得到數(shù)據(jù)D3。

步驟S17：同步控制卡將K個數(shù)據(jù)D3，以及2n1-n2-K個數(shù)據(jù)D2串行輸出給驅(qū)動芯片。

步驟S18：同步控制卡將2n1-n2個數(shù)據(jù)D2串行輸出給驅(qū)動芯片。

根據(jù)上述步驟S13至步驟S18，若當(dāng)前的待顯示灰度數(shù)據(jù)為Bn1-1Bn1-2……B0，該n1位二進(jìn)制數(shù)據(jù)所需顯示的占空比為Duty1=（Bn1-1*2n1-1+Bn1-2*2n1-2+……+B0*20）/2n1。經(jīng)過步驟S13后，提取的數(shù)據(jù)D1為Bn1-n2-1Bn1-n2-2……B0，數(shù)據(jù)D1對應(yīng)的十進(jìn)制數(shù)據(jù)K=（Bn1-n2-1*2n1-n2-1+Bn1-n2-2*2n1-n2-2+……+B0*20）；之后，經(jīng)過步驟S14提取的數(shù)據(jù)D2為Bn1-1Bn1-2……Bn1-n2；之后，若數(shù)據(jù)D2中的n1-n2個二進(jìn)制數(shù)據(jù)均為1，則執(zhí)行步驟S18，將2n1-n2個數(shù)據(jù)D2串行輸出給驅(qū)動芯片，若數(shù)據(jù)D2中的n1-n2個二進(jìn)制數(shù)據(jù)不全為1，則執(zhí)行步驟S16，得到數(shù)據(jù)D3為Bn1-1Bn1-2……Bn1-n2+1，并在得到數(shù)據(jù)D3后，執(zhí)行步驟S17，同步控制卡將K個數(shù)據(jù)D3和2n1-n2-K個數(shù)據(jù)D2串行輸出給驅(qū)動芯片。其中，數(shù)據(jù)D3在2n2個灰度時鐘信號周期內(nèi)，有效的灰度時鐘周期個數(shù)為Bn1-1*2n2-1+Bn1-2*2n2-2+……+Bn1-n2*20+1，數(shù)據(jù)D2在2n2個灰度時鐘信號周期內(nèi)，有效的灰度時鐘周期個數(shù)為Bn1-1*2n2-1+Bn1-2*2n2-2+……+Bn1-n2*20，這樣，在2n1個灰度時鐘周期內(nèi)，有效的灰度時鐘周期個數(shù)為K*（Bn1-1*2n2-1+Bn1-2*2n2-2+……+Bn1-n2*20+1）+（2n1-n2-K）*（Bn1-1*2n2-1+Bn1-2*2n2-2+……+Bn1-n2*20），其所代表的占空比為Duty2=（Bn1-1*2n1-1+Bn1-2*2n1-2+……+B0*20）/2n1，即滿足Duty2=Duty1。

舉例來說，假設(shè)n1=16，n2=10，當(dāng)前的待顯示灰度數(shù)據(jù)為3a35，二進(jìn)制表示為0011101000110101，其所需展示的占空比為Duty1=14901/65536。經(jīng)過步驟S13后，提取的數(shù)據(jù)D1為110101，數(shù)據(jù)D1對應(yīng)的十進(jìn)制數(shù)K=53；之后，經(jīng)過步驟S14，提取的數(shù)據(jù)D2為0011101000；由于數(shù)據(jù)D2中的二進(jìn)制數(shù)據(jù)不全為1，因此執(zhí)行步驟S16，得到數(shù)據(jù)D3為0011101000+1=0011101001；之后，執(zhí)行步驟S17，同步控制卡將53個數(shù)據(jù)D3和11個數(shù)據(jù)D2串行輸出給驅(qū)動芯片。其中，數(shù)據(jù)D3中在210個灰度時鐘信號周期內(nèi)，有效的灰度時鐘信號周期個數(shù)為Lighth=233，數(shù)據(jù)D2在210個灰度時鐘信號周期內(nèi)，有效的灰度時鐘信號周期個數(shù)為Lightl=232，這樣，在216個灰度時鐘信號周期內(nèi)，有效的灰度時鐘信號周期個數(shù)為Lighth+Lightl=53*233+11*232=14901，其代表的占空比Duty2=14901/65536，滿足Duty2=Duty1。

步驟S2：同步控制卡向驅(qū)動芯片發(fā)出灰度時鐘信號、數(shù)據(jù)時鐘信號、端口鎖存指令、整體鎖存指令和計數(shù)指令。

步驟S3：驅(qū)動芯片在數(shù)據(jù)時鐘信號的上升沿和/或下降沿采樣同步控制卡或上一級聯(lián)的驅(qū)動芯片輸出的精度為n2的灰度數(shù)據(jù)。

本發(fā)明實施例一中，驅(qū)動芯片即可在數(shù)據(jù)時鐘信號的上升沿或下降沿采樣同步控制卡或上一級聯(lián)的驅(qū)動芯片輸出的精度為n2的灰度數(shù)據(jù)，也可在數(shù)據(jù)時鐘信號的上升沿和下降沿均采樣同步控制卡或上一級聯(lián)的驅(qū)動芯片輸出的精度為n2的灰度數(shù)據(jù)。

步驟S4：驅(qū)動芯片結(jié)合同步控制卡發(fā)送的端口鎖存指令、整體鎖存指令、計數(shù)指令、灰度時鐘信號和采樣得到的灰度數(shù)據(jù)，驅(qū)動各發(fā)光元件發(fā)光。

由于在實際應(yīng)用中，級聯(lián)的驅(qū)動芯片的個數(shù)最優(yōu)為12個，每個驅(qū)動芯片的端口數(shù)一般為16個，若驅(qū)動芯片超過12個則會造成資源的浪費(fèi)，因此，本發(fā)明實施例一中，為了能夠在灰度時鐘信號周期內(nèi)傳輸完相應(yīng)個數(shù)的灰度數(shù)據(jù)，需要，n2優(yōu)選為10，以使得刷新率得以提高的同時，具有最優(yōu)的級聯(lián)驅(qū)動芯片個數(shù)。當(dāng)然，在具體情況下，n2也可以是取9或11。

進(jìn)一步地，本發(fā)明實施例一中，如圖4所示，步驟S4又可包括：

步驟S41：驅(qū)動芯片根據(jù)計數(shù)指令，對灰度時鐘信號進(jìn)行計數(shù)。

步驟S42：驅(qū)動芯片根據(jù)端口鎖存指令，在2n1-n2個分別由2n2個灰度時鐘信號周期組成的顯示周期內(nèi)，對采樣得到的、與相應(yīng)端口的發(fā)光元件對應(yīng)的一組灰度數(shù)據(jù)進(jìn)行鎖存，并在各發(fā)光元件分別對應(yīng)的各組灰度數(shù)據(jù)均鎖存完畢后，根據(jù)整體鎖存指令，對各組灰度數(shù)據(jù)進(jìn)行整體鎖存。

步驟S43：驅(qū)動芯片根據(jù)整體鎖存指令生成原始灰度調(diào)節(jié)信號。

步驟S44：驅(qū)動芯片將原始灰度調(diào)節(jié)信號與鎖存的各組灰度數(shù)據(jù)分別進(jìn)行比較，得到各組灰度數(shù)據(jù)分別對應(yīng)的脈沖寬度調(diào)制信號并輸出，以驅(qū)動各發(fā)光元件發(fā)光。

本發(fā)明實施例一提出的支持灰度等級擴(kuò)展的顯示控制方法是在同步控制卡中，對每一顯示精度為n1的待顯示灰度數(shù)據(jù)進(jìn)行處理，得到與每一待顯示灰度數(shù)據(jù)對應(yīng)的一組顯示精度分別為n2的灰度數(shù)據(jù)，并有n2≤n1且n2＜16，同時在2n1個灰度時鐘信號周期內(nèi)，一組顯示精度分別為n2的灰度數(shù)據(jù)所代表的占空比與顯示精度為n1的待顯示灰度數(shù)據(jù)所需展示的占空比相同。通過該方法，同步控制卡與驅(qū)動芯片之間的數(shù)據(jù)傳輸量從現(xiàn)有的16位降為n2位，因此，同步控制卡與驅(qū)動芯片之間的數(shù)據(jù)傳輸速率提升了16/n2倍。而若進(jìn)一步地，驅(qū)動芯片在數(shù)據(jù)時鐘信號的上升沿和下降沿均采樣同步控制卡或上一級聯(lián)的驅(qū)動芯片輸出的精度為n2的灰度數(shù)據(jù)，則相對于現(xiàn)有的時鐘采樣方式，可將同步控制卡與驅(qū)動芯片之間的數(shù)據(jù)傳輸速率進(jìn)一步提升2倍，即是說，最優(yōu)可提升數(shù)據(jù)傳輸速率16/n2*2倍。從而相對于現(xiàn)有技術(shù)而言，提高了灰度時鐘信號GCLK的頻率上限，進(jìn)一步提高了行掃頻率，進(jìn)而提高了畫面的刷新率。舉例來說，假設(shè)最大的數(shù)據(jù)時鐘信號DCLK的頻率和最大的灰度時鐘信號GCLK的頻率均為30MHz，級聯(lián)的驅(qū)動芯片個數(shù)為12片，每片驅(qū)動芯片有16個驅(qū)動端口，顯示精度為10，則在1024個灰度時鐘周期（即一個顯示周期）內(nèi)，同步控制卡與驅(qū)動芯片之間的數(shù)據(jù)傳輸量為：灰度數(shù)據(jù)位數(shù)10×驅(qū)動芯片個數(shù)12×每個驅(qū)動芯片的驅(qū)動端口數(shù)16=1920。驅(qū)動芯片在數(shù)據(jù)時鐘信號的上升沿和下降沿均采樣精度為10的灰度數(shù)據(jù)，則需要的數(shù)據(jù)時鐘信號周期個數(shù)為1920/2=960，由于960少于灰度時鐘周期個數(shù)1024，因此灰度時鐘信號GCLK的頻率上限可達(dá)到最大值30MHz，對于8掃描動態(tài)屏，行掃頻率可達(dá)：相對于現(xiàn)有的1.2KHz，刷新率得到提升，改善了用戶體驗性。

實施例二

本發(fā)明實施例二提出了一種灰度數(shù)據(jù)輸出方法，如圖5所示，包括：

步驟S5：對每一顯示精度為n1的待顯示灰度數(shù)據(jù)進(jìn)行處理，得到與每一待顯示灰度數(shù)據(jù)對應(yīng)的一組顯示精度分別為n2的灰度數(shù)據(jù)，并將每一組顯示精度分別為n2的灰度數(shù)據(jù)串行輸出給驅(qū)動芯片。

其中，n1和n2均為正整數(shù)，且n2≤n1，n2＜16，同時在2n1個灰度時鐘信號周期內(nèi)，一組顯示精度分別為n2的灰度數(shù)據(jù)所代表的占空比與對應(yīng)的顯示精度為n1的待顯示灰度數(shù)據(jù)所需展示的占空比相同。

進(jìn)一步地，如圖6所示，步驟S5又包括：

步驟S51：比較當(dāng)前的待顯示灰度數(shù)據(jù)的顯示精度n1與顯示精度n2之間的大小關(guān)系。

步驟S52：根據(jù)步驟S51的比較結(jié)果，若顯示精度n1等于顯示精度n2，則直接將當(dāng)前的待顯示灰度數(shù)據(jù)輸出給驅(qū)動芯片。

步驟S53：根據(jù)步驟S51的比較結(jié)果，若顯示精度n1大于顯示精度n2，則提取當(dāng)前的待顯示灰度數(shù)據(jù)中的低n1-n2位數(shù)據(jù)D1，并計算數(shù)據(jù)D1對應(yīng)的十進(jìn)制數(shù)據(jù)K。

步驟S54：根據(jù)步驟S51的比較結(jié)果，若顯示精度n1大于顯示精度n2，提取當(dāng)前的待顯示灰度數(shù)據(jù)中的高n2位數(shù)據(jù)D2。

步驟S55：判斷數(shù)據(jù)D2是否各位均為1，是則執(zhí)行步驟S58，否則執(zhí)行步驟S56。

步驟S56：將數(shù)據(jù)D2加1，得到數(shù)據(jù)D3。

步驟S57：將K個數(shù)據(jù)D3，以及2n1-n2-K個數(shù)據(jù)D2串行輸出給驅(qū)動芯片。

步驟S58：將2n1-n2個數(shù)據(jù)D2串行輸出給驅(qū)動芯片。

步驟S6：向驅(qū)動芯片發(fā)出灰度時鐘信號、數(shù)據(jù)時鐘信號、端口鎖存指令、整體鎖存指令和計數(shù)指令。

實施例三

本發(fā)明實施例三提出了一種驅(qū)動方法，如圖7所示，包括：

步驟S7：在數(shù)據(jù)時鐘信號的上升沿和/或下降沿采樣同步控制卡或上一級聯(lián)的驅(qū)動芯片輸出的精度為n2的灰度數(shù)據(jù)，其中，n2為正整數(shù)，且n2＜16。

步驟S8：結(jié)合同步控制卡發(fā)送的端口鎖存指令、整體鎖存指令、計數(shù)指令、灰度時鐘信號和采樣得到的灰度數(shù)據(jù)，驅(qū)動各發(fā)光元件發(fā)光。

進(jìn)一步地，如圖8所示，步驟S8又包括：

步驟S81：根據(jù)計數(shù)指令，對灰度時鐘信號進(jìn)行計數(shù)。

步驟S82：根據(jù)端口鎖存指令，在2n1-n2個分別由2n2個灰度時鐘信號周期組成的顯示周期內(nèi)，對采樣得到的、與相應(yīng)端口的發(fā)光元件對應(yīng)的一組灰度數(shù)據(jù)進(jìn)行鎖存，并在各發(fā)光元件分別對應(yīng)的各組灰度數(shù)據(jù)均鎖存完畢后，根據(jù)整體鎖存指令，對各組灰度數(shù)據(jù)進(jìn)行整體鎖存。

步驟S83：根據(jù)整體鎖存指令生成原始灰度調(diào)節(jié)信號。

步驟S84：將原始灰度調(diào)節(jié)信號與鎖存的各組灰度數(shù)據(jù)分別進(jìn)行比較，得到各組灰度數(shù)據(jù)分別對應(yīng)的脈沖寬度調(diào)制信號并輸出，以驅(qū)動各發(fā)光元件發(fā)光。

實施例四

本發(fā)明實施例四提出了一種同步控制卡，如圖9所示，為了便于說明，僅示出了與本發(fā)明實施例四相關(guān)的部分。

詳細(xì)而言，本發(fā)明實施例四提出的同步控制卡包括：數(shù)據(jù)處理模塊11，用于對每一顯示精度為n1的待顯示灰度數(shù)據(jù)進(jìn)行處理，得到與每一待顯示灰度數(shù)據(jù)對應(yīng)的一組顯示精度分別為n2的灰度數(shù)據(jù)，并將每一組顯示精度分別為n2的灰度數(shù)據(jù)串行輸出給驅(qū)動芯片；傳輸模塊12，用于向驅(qū)動芯片發(fā)出灰度時鐘信號、數(shù)據(jù)時鐘信號、端口鎖存指令、整體鎖存指令和計數(shù)指令。

其中，n1和n2均為正整數(shù)，且n2≤n1，n2＜16，同時在2n1個灰度時鐘信號周期內(nèi)，一組顯示精度分別為n2的灰度數(shù)據(jù)所代表的占空比與對應(yīng)的顯示精度為n1的待顯示灰度數(shù)據(jù)所需展示的占空比相同。

進(jìn)一步地，如圖10所示，數(shù)據(jù)處理模塊11可包括：比較子模塊111，用于比較當(dāng)前的待顯示灰度數(shù)據(jù)的顯示精度n1與顯示精度n2之間的大小關(guān)系；第一輸出子模塊112，用于根據(jù)比較子模塊111的比較結(jié)果，若顯示精度n1等于顯示精度n2，則直接將當(dāng)前的待顯示灰度數(shù)據(jù)輸出給驅(qū)動芯片；第一計算子模塊113，用于根據(jù)步比較子模塊111的比較結(jié)果，若顯示精度n1大于顯示精度n2，則提取當(dāng)前的待顯示灰度數(shù)據(jù)中的低n1-n2位數(shù)據(jù)D1，并計算數(shù)據(jù)D1對應(yīng)的十進(jìn)制數(shù)據(jù)K；提取子模塊114，用于根據(jù)比較子模塊111的比較結(jié)果，若顯示精度n1大于顯示精度n2，提取當(dāng)前的待顯示灰度數(shù)據(jù)中的高n2位數(shù)據(jù)D2；判斷子模塊115，用于判斷數(shù)據(jù)D2是否各位均為1；第二計算子模塊116，用于當(dāng)判斷子模塊115判斷數(shù)據(jù)D2的各位不全為1時，將數(shù)據(jù)D2加1，得到數(shù)據(jù)D3；第二輸出子模塊117，用于將K個數(shù)據(jù)D3，以及2n1-n2-K個數(shù)據(jù)D2串行輸出給驅(qū)動芯片；第三輸出子模塊118，用于當(dāng)判斷子模塊115判斷數(shù)據(jù)D2的各位均為1時，將2n1-n2個數(shù)據(jù)D2串行輸出給驅(qū)動芯片。

實施例五

本發(fā)明實施例五提出了一種驅(qū)動芯片，如圖11所示，為了便于說明，僅示出了與本發(fā)明實施例五相關(guān)的部分。

詳細(xì)而言，本發(fā)明實施例五提出的驅(qū)動芯片包括：采樣模塊21，用于在數(shù)據(jù)時鐘信號的上升沿和/或下降沿采樣同步控制卡或上一級聯(lián)的驅(qū)動芯片輸出的精度為n2的灰度數(shù)據(jù)，其中，n2為正整數(shù)，且n2＜16；驅(qū)動模塊22，用于結(jié)合同步控制卡發(fā)送的端口鎖存指令、整體鎖存指令、計數(shù)指令、灰度時鐘信號和采樣得到的灰度數(shù)據(jù)，驅(qū)動各發(fā)光元件發(fā)光。

進(jìn)一步地，如圖12示出了本發(fā)明實施例五提供的驅(qū)動芯片的一種電路。此時，驅(qū)動芯片包括數(shù)據(jù)時鐘接口DCLK'、串行數(shù)據(jù)輸入接口SDI'、灰度時鐘接口GCLK'、鎖存接口LE'、串行數(shù)據(jù)輸出接口SDO'、以及至少一個分別連接發(fā)光元件的輸出驅(qū)動接口OUT，該發(fā)光元件優(yōu)選是發(fā)光二極管。其中，數(shù)據(jù)時鐘接口DCLK'、串行數(shù)據(jù)輸入接口SDI'、灰度時鐘接口GCLK'、鎖存接口LE'分別連接同步控制卡，串行數(shù)據(jù)輸出接口SDO'連接下一級驅(qū)動芯片的串行數(shù)據(jù)輸入接口SDI'。采樣模塊21包括：觸發(fā)沿處理單元212，用于通過數(shù)據(jù)時鐘接口DCLK'接收同步控制卡發(fā)出的數(shù)據(jù)時鐘信號，并在數(shù)據(jù)時鐘信號的上升沿和/或下降沿輸出單穩(wěn)態(tài)脈沖。驅(qū)動模塊22包括：n2位移位緩存器211，用于根據(jù)觸發(fā)沿處理單元212輸出的單穩(wěn)態(tài)脈沖采樣同步控制卡或上一級聯(lián)的驅(qū)動芯片輸出的精度為n2的灰度數(shù)據(jù)；指令控制單元221，用于通過鎖存接口LE'接收同步控制卡發(fā)出的端口鎖存指令、整體鎖存指令和計數(shù)指令；n2位計數(shù)器222，用于通過灰度時鐘接口GCLK'接收同步控制卡發(fā)出的灰度時鐘信號，并根據(jù)計數(shù)指令，對灰度時鐘信號進(jìn)行計數(shù)；至少一個灰度數(shù)據(jù)存儲單元223，用于根據(jù)端口鎖存指令，在2n1-n2個分別由2n2個灰度時鐘信號周期組成的顯示周期內(nèi)，對n2位移位緩存器211采樣得到的、與相應(yīng)端口的發(fā)光元件對應(yīng)的一組灰度數(shù)據(jù)進(jìn)行鎖存，并在各發(fā)光元件分別對應(yīng)的各組灰度數(shù)據(jù)均鎖存完畢后，根據(jù)整體鎖存指令，對各組灰度數(shù)據(jù)進(jìn)行整體鎖存；脈沖寬度調(diào)制控制器224，用于根據(jù)整體鎖存指令生成原始灰度調(diào)節(jié)信號；至少一個分別與灰度數(shù)據(jù)存儲單元223一一對應(yīng)連接的比較器225，用于將脈沖寬度調(diào)制控制器224生成的原始灰度調(diào)節(jié)信號與灰度數(shù)據(jù)存儲單元223鎖存的各組灰度數(shù)據(jù)分別進(jìn)行比較，得到各組灰度數(shù)據(jù)分別對應(yīng)的脈沖寬度調(diào)制信號并輸出，以驅(qū)動各發(fā)光元件發(fā)光。

進(jìn)一步地，當(dāng)n2=10時，如圖13所示，觸發(fā)沿處理單元212可以包括：第一延時電路2121，第一延時電路2121的輸入端連接數(shù)據(jù)時鐘接口DCLK'；兩輸入的異或門XOR，異或門XOR的一個輸入引腳連接第一延時電路2121的輸出端，異或門XOR的另一個輸入引腳連接數(shù)據(jù)時鐘接口DCLK'，異或門XOR的輸出引腳連接n2位移位緩存器211。

其中，第一延時電路2121用于產(chǎn)生延時，在數(shù)據(jù)時鐘DCLK'的每次上升沿/下降沿動作時，均產(chǎn)生延時。數(shù)據(jù)時鐘DCLK'經(jīng)過第一延時電路2121后，相對數(shù)據(jù)時鐘DCLK'本身而言，僅在上升沿/下降沿時有差異，因此，DCLK'_2在數(shù)據(jù)時鐘DCLK'上升沿/下降沿時輸出高脈沖，其余時間為0。

更進(jìn)一步地，當(dāng)n2=10時，如圖14所示，n2位移位緩存器211可以包括：10個串聯(lián)連接的D型觸發(fā)器DFF，用于將經(jīng)由串行數(shù)據(jù)輸入接口SDI'輸入的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)后輸出。其中，首個D型觸發(fā)器DFF的數(shù)據(jù)輸入引腳D連接串行數(shù)據(jù)輸入接口SDI'，10個D型觸發(fā)器DFF的時鐘引腳CLK共同連接異或門XOR的輸出引腳。

進(jìn)一步地，當(dāng)n2=10時，如圖15所示，n2位計數(shù)器222可以包括：10個串聯(lián)連接的D型觸發(fā)器DFF1，10個串聯(lián)連接的加法器FA，每一D型觸發(fā)器DFF1的數(shù)據(jù)輸入引腳D連接對應(yīng)的一加法器FA的和輸出引腳，10個串聯(lián)連接的D型觸發(fā)器DFF1的時鐘引腳CLK共同連接灰度時鐘接口GCLK'。n2位計數(shù)器222用于對經(jīng)由灰度時鐘接口GCLK'輸入的灰度時鐘進(jìn)行計數(shù)。其Q9～Q0變化為以1個灰度時鐘GCLK'周期為單位逐次加1。譬如Q9～Q0變化以16進(jìn)制表示為：000→001→002→……3FE→3FF→000。

進(jìn)一步地，當(dāng)n2=10時，如圖16所示，脈沖寬度調(diào)制控制器224可以包括：9個與門AND，1個緩沖器BUF，7個或非門NOR，1個非門INV；8個與門AND分別的第一輸入端連接n2位計數(shù)器222，8個與門AND分別的第二輸入端連接對應(yīng)或非門NOR的輸出引腳；1個與門AND的第一輸入端連接n2位計數(shù)器222，1個與門AND的第二輸入端連接非門INV的輸出端，非門INV的輸入端與緩沖器BUF的輸入端共同連接n2位計數(shù)器222；9個與門AND的輸出端和緩沖器BUF的輸出端共同連接比較器225。脈沖寬度調(diào)制控制器224脈沖寬度調(diào)制控制器224用于對n2位計數(shù)器222的輸出進(jìn)行處理，便于比較器225的比較。

進(jìn)一步地，當(dāng)n2=10時，如圖17所示，比較器225可以包括：10個與門AND1和1個或門OR。10個與門AND1分別的第一輸入端連接灰度數(shù)據(jù)存儲單元223，10個與門AND1分別的第二輸入端連接脈沖寬度調(diào)制控制器224，10個與門AND1分別的輸出端連接或門OR的輸入端，或門OR的輸出端OUT作為輸出驅(qū)動接口OUT。比較器225用于將灰度數(shù)據(jù)存儲單元223的輸出與脈沖寬度調(diào)制控制器224的輸出進(jìn)行比較，得到與灰度數(shù)據(jù)相對應(yīng)的占空比。值得說明的是，脈沖寬度調(diào)制控制器224與比較器225的實現(xiàn)，會因為OUT輸出的PWM方式而變化。

進(jìn)一步地，當(dāng)n2=10時，如圖18所示，指令控制單元221可以包括：4個串聯(lián)的加法器FA1，4個串聯(lián)的D型觸發(fā)器DFF2，D型觸發(fā)器DFF3，D型觸發(fā)器DFF4，第二延時電路2211和第三延時電路2212，非門U1和非門U2。其中，每一加法器FA1的和輸出引腳S連接對應(yīng)的1個D型觸發(fā)器DFF2的數(shù)據(jù)輸入引腳D；D型觸發(fā)器DFF2的復(fù)位引腳RST均連接鎖存接口LE'，D型觸發(fā)器DFF2的時鐘引腳CLK均連接異或門XOR的輸出引腳DCLK'_2；D型觸發(fā)器DFF3的數(shù)據(jù)輸入引腳D連接4個串聯(lián)的D型觸發(fā)器DFF2中最后一個D型觸發(fā)器DFF2的數(shù)據(jù)輸出引腳Q3，D型觸發(fā)器DFF3的時鐘引腳CLK連接非門U1的輸出端，非門U1的輸入端連接鎖存接口LE'，D型觸發(fā)器DFF3的數(shù)據(jù)輸出引腳Q通過第二延時電路2211連接D型觸發(fā)器DFF3的復(fù)位引腳RST；D型觸發(fā)器DFF4的數(shù)據(jù)輸入引腳D連接4個串聯(lián)的D型觸發(fā)器DFF2中最后一個D型觸發(fā)器DFF2的數(shù)據(jù)輸出引腳Q3，D型觸發(fā)器DFF4的時鐘引腳CLK連接非門U2的輸出端，非門U2的輸入端連接鎖存接口LE'，D型觸發(fā)器DFF4的數(shù)據(jù)輸出引腳Q通過第三延時電路2212連接D型觸發(fā)器DFF4的復(fù)位引腳RST。

指令控制單元221用于對鎖存接口LE'的高電平時間內(nèi)數(shù)據(jù)時鐘DCLK'的上升和/或下降沿計數(shù)，根據(jù)計數(shù)結(jié)果，得到相應(yīng)的指令。該電路實現(xiàn)的是OUT端口的數(shù)據(jù)鎖存(latchi)及整體鎖存(latch_global)，分別用于存儲某個端口的數(shù)據(jù)、鎖存所有端口數(shù)據(jù)。

更進(jìn)一步地，當(dāng)n2=10時，如圖19所示，灰度數(shù)據(jù)存儲單元223可以包括：10個串聯(lián)的鎖存器LATCH1，10個串聯(lián)的鎖存器LATCH。每一鎖存器LATCH1的時鐘引腳CLK共同連接D型觸發(fā)器DFF3的數(shù)據(jù)輸出引腳Q，每一鎖存器LATCH的時鐘引腳CLK共同連接D型觸發(fā)器DFF4的數(shù)據(jù)輸出引腳Q，每一鎖存器LATCH1的數(shù)據(jù)輸出引腳Q連接對應(yīng)1個鎖存器LATCH的數(shù)據(jù)輸入引腳D?；叶葦?shù)據(jù)存儲單元223用于將n2位移位緩存器211內(nèi)的灰度數(shù)據(jù)，鎖存到對應(yīng)的端口。Latchi對應(yīng)于OUTi端口的數(shù)據(jù)鎖存，而latch_global是所有端口的數(shù)據(jù)鎖存時鐘。

實施例六

本發(fā)明實施例六提出了一種支持灰度等級擴(kuò)展的顯示控制系統(tǒng)，包括如上實施例四所述的同步控制卡、以及實施例五所述的驅(qū)動芯片。

綜上所述，本發(fā)明提出的支持灰度等級擴(kuò)展的顯示控制方法及系統(tǒng)是在同步控制卡中，對每一顯示精度為n1的待顯示灰度數(shù)據(jù)進(jìn)行處理，得到與每一待顯示灰度數(shù)據(jù)對應(yīng)的一組顯示精度分別為n2的灰度數(shù)據(jù)，并有n2≤n1且n2＜16，同時在2n1個灰度時鐘信號周期內(nèi)，一組顯示精度分別為n2的灰度數(shù)據(jù)所代表的占空比與顯示精度為n1的待顯示灰度數(shù)據(jù)所需展示的占空比相同。通過該方法，同步控制卡與驅(qū)動芯片之間的數(shù)據(jù)傳輸量從現(xiàn)有的16位降為n2位，因此，同步控制卡與驅(qū)動芯片之間的數(shù)據(jù)傳輸速率提升了16/n2倍。而若進(jìn)一步地，驅(qū)動芯片在數(shù)據(jù)時鐘信號的上升沿和下降沿均采樣同步控制卡或上一級聯(lián)的驅(qū)動芯片輸出的精度為n2的灰度數(shù)據(jù)，則相對于現(xiàn)有的時鐘采樣方式，可將同步控制卡與驅(qū)動芯片之間的數(shù)據(jù)傳輸速率進(jìn)一步提升2倍，即是說，最優(yōu)可提升數(shù)據(jù)傳輸速率16/n2*2倍。從而相對于現(xiàn)有技術(shù)而言，提高了灰度時鐘信號GCLK的頻率上限，進(jìn)一步提高了行掃頻率，進(jìn)而提高了畫面的刷新率。

以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。